信號發生器PCBA方案加工

信號發生器在通信領域的應用，不僅要求信號發生器具有較高的穩定度和精度，還要能夠迅速地切換頻點。本信號發生器PCBA方案采用可編程門陣列(FPGA)器件與高速D/A芯片相結合，采用直接數字合成技術(DDS法)產生連續波信號。DDS技術是一種從相位出發合成波形的技術，它打破了傳統頻率合成技術的束縛，與傳統頻率合成方法相比具有諸多優勢，如頻率分辨率高、輸出相位噪聲低、相位連續變化和轉換速率快等，是全數字化技術的關鍵?。隨著微電子技術和數字集成電路的發展，近年來DDS技術獲得迅速發展并被廣泛應用于數字通信系統中。

原理

利用FPGA完成DDS核的功能，通過并串轉換技術產生兩路數字波形數據，并以低壓差分模式(LVDS)輸出，送入到DAC芯片。最終由DAC芯片經過數模轉換后輸出一定頻率的模擬信號。

DDS信號產生單元

DDS的工作原理如圖

主要包括相位累加器、波形存儲器(ROM)、D/A轉換器和低通濾波器四個部分。其中相位累加器與波形存儲由FPGA完成。

在FPGA參考時鐘的上升沿，相位累加器對頻率控制字進行累加，得到相位對ROM尋址，完成相位一幅度轉換，讀取出相應的波形數據，經D/A轉換輸出階梯波。

D/A轉換

該方案D/A轉換采樣樣率高達2.5GSPS，射頻輸出。

DAC芯片的采樣頻率設計為2GSPS，主機驅動解交錯數據以偏移二進制的格式送到這兩個接口，每路數據的頻率均為芯片時鐘頻率的1/2，即為1GHz。嵌入式DDR數據時鐘輸入端口(DCI)，主機在DCI時鐘的上、下邊沿均輸出數據，DCI時鐘頻率為500MHz。DCI的時鐘沿必須與數據位躍遷重合。輸人數據的標稱采樣點是DCI時鐘沿的中點，該點對應于數據眼的中心。同時為實現主機對DAC的同步操作，參考時鐘4分頻后經DCO接口送到主機，該頻率與DCI時鐘頻率相同。

數據匯編器對接收來的兩路1GHz的數據流進行重組，并在DAC核中進行數據重構，最終轉換為模擬信號。

外圍電路

REFIN輸入一個參考頻率，經過分頻后作為鑒相頻率與鑒相器N分頻后的頻率比較，鑒相器輸出與相位誤差成比例的電壓，經過外部的環路濾波器控制帶內外噪聲與雜散，得到調諧電壓，通過VCO使輸出頻率與設定值相同。輸出同樣是差分信號，經過三端濾波電容連接到時鐘輸入端口，為其提供穩定的工作頻率。

PCBA加工產能

PCBA工藝能力

PCBA交期說明